IM1G16D2DDBG-25

Name: Intelligent Memory IM1G16D2DDBG-25
Brand: Intelligent Memory
SKU: 822-IM1G16D2DDBG-25
Price: 35.35 HKD
Availability: OutOfStock

影像僅供參考
請參閱產品規格

Mouser 編號：

822-IM1G16D2DDBG-25

製造商編號：

IM1G16D2DDBG-25

製造商：

Intelligent Memory

說明：

DRAM DDR2 1Gb, 1.8V, 64Mx16, 400MHz (800Mbps), 0C to +95C, FBGA-84

規格書:

IM1G16D2DDBG-25 規格書

ECAD模型:

下載免費的庫載入器，為ECAD工具轉換此文件。瞭解更多關於 ECAD 型號的資訊。

更多資訊

瞭解更多關於Intelligent Memory IM1G16D2DDBG-25的資訊

供貨情況

庫存：: 0

您仍可購買此商品作為延期交貨訂單。

發生意外錯誤了。請稍後再試。
工廠前置作業時間：: 8 週工廠預計生產時間數量大於所顯示的數量。

輸入數量：

最少： 1 多個： 1

單價:

HK$-.--

總價:

HK$-.--

估計關稅:

Pricing (HKD)

數量	單價	總價
	HK$35.35	HK$35.35
	HK$32.96	HK$329.60
	HK$32.06	HK$801.50
	HK$31.32	HK$1,566.00
	HK$30.50	HK$3,050.00
	HK$29.26	HK$6,115.34
	HK$28.44	HK$11,887.92
	HK$27.95	HK$29,207.75

.hidden-for-nojs { display: none; } .pull-right-nojs { justify-content: flex-end; }

商品屬性	屬性值	選擇屬性
製造商:	Intelligent Memory
產品類型:	DRAM
RoHS:
類型:	SDRAM - DDR2
存儲容量:	1 Gbit
數據匯流排寬度:	16 bit
最高時鐘頻率:	400 MHz
封裝/外殼:	FBGA-84
組織:	64 M x 16
存取時間:	400 ps
電源電壓 - 最小值:	1.7 V
電源電壓 - 最大值:	1.9 V
最低工作溫度:	0 C
最高工作溫度:	+ 95 C
系列:	IM1G16D2
封裝:	Tray
品牌:	Intelligent Memory
組裝國家:	Not Available
擴散國:	Not Available
原產國:	TW, CN
濕度敏感:	Yes
安裝風格:	SMD/SMT
產品類型:	DRAM
原廠包裝數量:	209
子類別:	Memory & Data Storage
電源電流 - 最大值:	75 mA
每件重量:	192 mg

找到產品:

若要顯示類似商品，請選取至少一個核選方塊

至少選中以上一個核取方塊以顯示在此類別中類似的產品。

所選屬性: 0

篩選文檔:

規格書

IM1G16D2DDBG-25 規格書

CNHTS:: 8542329010
CAHTS:: 8542320020
USHTS:: 8542320032
MXHTS:: 8542320299
ECCN:: EAR99

Dynamic Random Access Memory (DRAM)

Intelligent Memory Dynamic Random Access Memory (DRAM) includes a full range of JEDEC-compliant DRAMs and ECC DRAMs (SDRAM, DDR, DDR2, DDR3, DDR4, LPDDR4). From an application's point of view, these components work like a monolithic device. The DRAM devices allow for maximum levels of memory density without altering existing board layouts or designs.

Double Data Rate 2 (DDR2) SDRAM

Intelligent Memory Double Data Rate (DDR2) Synchronous DRAM (SDRAM) are eight-bank devices that achieve high-speed data transfer rates. Interleaving the eight memory banks allows random access operations faster than standard DRAMs. A chip architecture prefetches multiple bits and then synchronizes the output data to a system clock. All control, address, and circuits are synchronized with the positive edge of an externally supplied clock. In a source-synchronous manner, I/Os are synchronized with a pair of bidirectional strobes. A sequential, gapless data rate is possible depending on the device's burst length, CAS latency, and speed grade.